DVB-T接收端采样钟同步的FPGA实现

在线阅读 下载PDF 导出详情
摘要 本文研究了数字电视地面广播(DVB-T)系统中的采样同步算法,利用符号间插入的导频点估计采样时钟偏差,利用凯塞窗函数插值滤波器进行数据的纠正,设计基于FPGA(现场可编程门阵列)实现,经仿真验证可完全达到DVB-T系统的设计要求.
机构地区 不详
出处 《中国集成电路》 2006年6期
出版日期 2006年06月16日(中国期刊网平台首次上网日期,不代表论文的发表时间)
  • 相关文献