简介：PCIe总线在雷达系统中应用日益广泛，但FPGA内部集成的PCIe硬核数量有限，难以满足雷达并行录取多种数据的需求。为此，本文提出了一种改进的PCIeDMA数据传输方法，利用XilinxFPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取。针对实现过程中遇到的时序问题，提出了采用多级FIFO级联方法进行时序优化。依据XilinxFPGA的时钟网络特点，对时钟资源进行优化，便于日后系统的扩展和升级。
简介：设计了一种基于异构网络的高速公路事故报警系统。基于该系统，提出了一种高速公路事故感知方法，并设计了异构硬件网络、交互通信协议和事故感知策略。通过设定不同的事故场景，用实验对事故感知方法进行了验证。结果表明，设计的交通事故感知方法实现了对按键报警信息、节点故障信息和总线异常信息的正确判断。
FPGA的多路数据并行录取和时序资源优化
异构网络高速公路的事故感知与报警方法
