简介:台积电目前推出其最新版本的设计参考流程10.0版,能够进一步降低芯片设计门槛、提升芯片设计精确度、并提高生产良率。此设计参考流程10.0版系台积公司开放创新平台的主要构成要素之一,并能延续其实现更先进设计方法的传统,解决28纳米工艺所面临的新设计挑战,并有多项创新以促成系统级封装设计的应用。
简介:思略科技公司(CelestryTMDesignTechnologies,Inc.)是支持集成电路(IC)设计者和片上系统(SoC)设计者从半导体生产工艺中获得更高执行效率的、具有领先解决方案的提供者。这些方案可以帮助用户缩短纳米级工艺潜在的执行效率与用户设计的集成电路和片上系统执行
简介:全球电子设计创新企业Cadence设计系统公司与集成电路晶圆代工企业中芯国际集成电路制造有限公司,近日共同宣布中芯国际已采用Cadence数字工具流程,应用于其新款SMICReferenceFlow5.1,一款为低功耗设计的完整的RTL—GDSII数字流程。Cadence流程结合了先进功能,以帮助客户为40纳米芯片设计提高功率、性能和面积。
简介:常规有埋孔的板树脂塞孔是在板电后进行,而树脂塞孔后削溢胶工序易产生材料不可控涨缩、板翘、露基材等,而消溢胶后为确保线路制作品质需进行减铜和磨板流程,使得此类板制作流程时间长,易产生报废隐患,且增加了电镀铜、磨刷成本.本文通过优化流程,对做成线路的埋孔板直接进行树脂塞孔再压合,取消了塞孔后削溢胶流程,这样大大提高了生产效率、减少制程报废、降低制作成本.
简介:芯片设计软件供应公司微捷码(Magma)设计自动化有限公司于近日宣布微捷码的Talus集成电路实现系统、QuartzSSTA统计分析工具、QuartzDFM(可制造性设计)、QuartzLVS以及SiliconSmartDFM能够通过中国台湾积体电路制造股份有限公司(TSMC)9.0版参考流程进行访问。
简介:本文主要介绍了一种数百万门SOC设计实现的方法。这种新的设计方法基于在后端设计过程的前期先创建物理原型。物理原型的生成与传统的后端设计方法不同,但物理原型与最终的设计具有很大的相关性,它可以成为许多设计实现方法优化的“桥梁”,大大缩短了迭代次数。物理原型层次化的设计方法也使模块划分更为优化。物理原型设计方法还改变了前端和后端设计工程师的交接(hand-off)模型。通过物理原型可以很快地验证网表,物理信息在设计过程的早期就贯穿到整个设计过程中,从而大大减少了前端和后端设计的迭代次数。
简介:主要介绍了低压差分信号(LVDS)的工作原理和特点,主要叙述了LVDS的布线技巧,如何在PCB上实现阻抗控制、延时要求等。
简介:日前,德州仪器(TI)宣布推出一款高精度模拟设计库,其提供完整的板级及系统级精确设计,不但可帮助工程师快速评估和定制系统,同时还可为其扩展模拟知识面。该TI高精度设计库包含参考、验证及认证设计等类别,可为客户提供快速评估和定制系统所需的所有方法与结果以及设计与仿真文件,可加速最终产品的上市进程。
简介:数字下变频器(DDC)可以对多种带宽的输入信号进行处理,因此在雷达、通信、数据处理等领域有广泛应用,数字下变频技术是将宽带高速数据流信号变成窄带低速数据流信号,这个过程就是信号的抽取,实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤波器的设计与实现。
简介:焊膏印刷是表面安装工艺的一个关键环节,而漏版的设计水平和制作技术将直接影响到印刷的质量。本文将着重关注漏版的设计要求,阐述漏版的网框、厚度、基准点等的通用要求,并针对各种不同的元器件封装形式和用途,对漏版开口形状和尺寸要求做了详细的说明。
简介:为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。
简介:模拟是验证数字芯片设计的传统方法。随着设计规模及其输入数据量指数性增长,模拟时间越来越长。本文详细介绍了测试生成、模拟引擎和结果检查,同时简要介绍了智能模拟和三种模拟加速技术。
简介:讲师背景L-3通讯公司航空电子系统设计高级工程师,同时是PCB设计方面的专家.具备计算机、飞机和电子通讯领域的印制电路设计的背景。Rick在电子工业已有39年的从业经历,一直致力于PCB和电路开发。着重研究数字和RFPCB的信号完整性和EMI。目前他担任IPC设计师理事会执行董事。
简介:本文讨论印制电路板的设计过程.这里,我们假定印制电路板的工程过程业已结束.因此,本文将不会详细讨论与工程过程相关的问题-预布线模拟、定时分析、层叠和阻抗计算、布线规则(如层)的产生、布线序列、最小/最大长度、匹配长度、最大通孔、宽度、间距等等.本文重点讨论制造方面的要求,您会注意到文中使用了大量的"例如"这个词,因为现实世界的例子是理解问题的最好方法.
简介:SiP协调设计和PI解析:(1)封装和热设计,(2)芯片的三维安装。
简介:概述了SiP协调设计和PI解析:(3)芯片的安装,(4)互连板。
简介:本文结合实际生产现场,经过两年多对手机按键类PCB品质不良的摸索与试验,建立了一套完整的针对手机按键类PCB的设计要点与优化方案,以保证工程工具更加利于生产效率与产品品质的提升。
简介:1.概述在对一个电路进行设计以前,往往要考虑成本、功能以及布线等几大因素,若一个电路及其应用有以下几方面要求,就应该考虑采用挠性印制电路。减小封装尺寸及重量:挠性印制电路重量轻,占用空间少,可以适用于不同形状的狭小空间。
简介:日前,无生产线(fabless)设计公司AzulSystem借助CadenceEncounter数字IC平台及其RTLComplier成功地实现了兼具高密度及高速度的设计。借助Encounter流程,Azul将时序收敛、能源管理、信号完整性以及可制造性设计上的风险减至最低。为了实现顶极的硅质量(QoS),Azul使用了Encounter平台的领先技术,
简介:本文介绍了一种居于通道(Channel)的数字逻辑设计方法,并且介绍了基本的构造模块。以递归函数实现为例子说明了此设计方法的应用。
台积电推出设计参考流程10.0版以支援28纳米工艺
完整的SoC硅精度设计验证流程供应商——思略科技公司
中芯国际采用Cadence数字流程
埋孔树脂塞孔流程优化探讨
瞄准40纳米工艺,微捷码获得台积电参考流程认证
数百万门芯片设计中的物理原型设计方法
LVDS信号的PCB设计
德州仪器最新高精度设计库助力简化模拟设计
基于FPGA的DDC DSP设计
表面安装漏版设计要求
FPGA与ASIC之兼容设计
数字芯片设计的模拟验证
IPC设计师理事会中国分会设计师活动日高效实用的高速印制电路设计方法
印制电路板设计过程
SiP协调设计和PI解析(3)
SiP协调设计与PI解析(2)
手机按键类PCB的优化设计
挠性印制电路的设计
AZUL借助Encounter平台实现高速芯片设计
基于通道的数字逻辑设计方法