简介：

简介：PCIe总线在雷达系统中应用日益广泛，但FPGA内部集成的PCIe硬核数量有限，难以满足雷达并行录取多种数据的需求。为此，本文提出了一种改进的PCIeDMA数据传输方法，利用XilinxFPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取。针对实现过程中遇到的时序问题，提出了采用多级FIFO级联方法进行时序优化。依据XilinxFPGA的时钟网络特点，对时钟资源进行优化，便于日后系统的扩展和升级。

简介：当今电子系统设计环境采用自上向下的设计方法,在设计周期、系统性能和成本三者之间取得了更好的设计权衡.本文在吸取现有设计方法的基础上,提出了一个新的设计流程,建立了一个新的设计环境ASEDA.

简介：GPGPU能够针对计算密集型的计算问题进行大规模的并行加速，为DFT在嵌入式平台上的高效实现提供了一种新的方式。基于Mali—T604嵌入式GPU实现了针对DFT和FFT的并行加速方案，并进行了实际测试。实验结果证明，所设计的并行方案能够在ARM嵌入式平台上有效加速DFT和FFT，可大大提升移动设备进行数字信号处理的实时性。

简介：通过配置实时数据和函数到片内SRAM中执行,可以有效提高程序执行效率,降低功耗。然而在嵌入式Linux系统下,由于禁止用户空间程序控制或访问处理器内存的映射和分配方式,这一资源通常得不到有效利用。本文以MP3解码器为例,在μClinux-2.6操作系统下通过使用片内SRAM提高代码执行效率,并最终在Freescale公司的ColdFire5329嵌入式平台上成功验证了该方案。

简介：

简介：随着人工智能的发展，数字识别技术也得到了关注并通过各种算法提高了识别准确率。数字识别在安防、交通、邮政等领域发挥越来越重要的作用，是智能城市不可或缺的一环。通过采用包含隐含层的BP神经网络对数字识别进行仿真。首先介绍Mnist数据集、人工神经元模型、激活函数、BP算法等相关概念，详细描述了BP神经网络的原理，并通过实例进行BP网络设计。同时提出了6种优化方式，分别是初始化权值、设置Dropout、选取不同的激活函数、选取不同的代价函数、采用不同优化器、设置学习率。结果表明BP网络在数字识别方面具有实际应用价值，并能通过各种优化方式提高识别精度。

简介：1硬件电路TMS320F206（简称F206）有1个通用输入引脚B10s和1个通用输出引脚XF，此外还有100、101、102和103引脚，分别对应I／O状态寄存器的IO0～IO3。这4个引脚通过异步串行口寄存器（ASPCR）和I／O状态寄存器（10SR）实现软件可控，可被单独配置成输入或输出。本文中使用100作为CPU卡（江苏意源公司iCos／Milv1．0）的复位引脚，102作为CPU卡的I／O（输入／输出）引脚，电路图如图1所示。

简介：在目前比较流行的ARM7平台上实现了JPEG编码算法，重点介绍了如何针对ARM体系架构进行各种优化，以及利用ADS环境中的性能分析功能对优化效果进行评估，最终在S3C44BOX平台上达到每秒编码5幅QVGA大小彩色位图或13幅灰度位图的水平。其中用到的一些优化方法同样适用于ARM平台上的其他算法。

简介：MathWorks推出Simulink,DSPSystemToolbox和EmbeddedCoder支持包，以生成针对ARMCortex—M系列处理器的优化代码。这些MATLAB和Simulink支持包现与Release2013b一起发布，提供三个级别的集成支持。