给出了Turbo译码器的FPGA实现方案．译码器采用了Log．MAP译码算法和基于滑动窗的实现方法，可以对不同的Turbo码长进行译码．在Xilinx公司的Ve6vlxl30t-2ff484上验证了其实现的有效性：当码长为1434时，5次迭代，译码延迟374弘s，数据吞吐量为8．6Mbits／s．并在高斯白噪声下测试了Turbo码的误码率性能．
石家庄职业技术学院学报
2011年6期
