电能计量的低功耗集成电路应用分析

电能计量的低功耗集成电路应用分析

崔熙

国网山西省电力公司临汾供电公司计量室041000

摘要：超低功耗集成电路是一项难以实现的综合性较强的工程，需要考虑到集成电路的材料耗能与散热，还要考虑到系统之间的耗能，却是往往在性能和功耗之间进行折中的选择。现有的超低功耗集成电路大多是基于CMOS硅基芯片技术，为了实现集成电路的耗能减少，CMOS技术是通过在在整体系统的实现设计，对结构分布进行优化设计、通过对程序管理减少不必要的功耗，通过简化合理地电路结构对CMOS器材、结构空间、工艺技术间进行立体的综合优化折中。在实际的应用工程中，通过多核技术等结构的应用，达到降低电路集成的耗能，但是睡着电子原件的不断更新换代，使得现有的技术并不能达到性价比最优的创收。

关键词：电能计量；低功耗；集成电路

1引言

随着电子元件的不断向纳米尺度发展，集成电路板的性能得到了质的飞跃，但是集成电路芯片的耗能也变得日益夸张，因此在集成电路板的底层的逻辑存储器件及相关专利技术、芯片内部的局域之间的相互联通和芯片间整体联汇。通过有效的超低功耗的设计方法学理论，进行合理的热分布模型模拟预测，计算所收集的数据信息，这种操作流程成为超低耗解决方案中的不可或缺的部分。

2电能计量的低功耗集成电路技术

低功耗设计技术大致可以分为两类：动态技术和静态技术。静态技术是指从系统构造、工作原理方面入手，降低系统功耗，如选用低功耗器件，采用异步电路体系设计等。而动态技术则是通过改变系统的运行行为来达到降低系统功耗的目的，如在系统工作过程中，根据运行状况将器件从工作状态转入睡眠状态。功耗主要取决于四个因素：工作电压、负载电容、开关活动性和工作频率。因此，数字集成电路的低功耗优化设计要综合考虑这四个方面来找到最佳的优化方法。

2.1工艺级低功耗优化技术：封装技术对芯片的功耗有着巨大的影响，芯片级的输入输出功耗大约占到整个系统功耗的1/4到1/2，所以，在具有多个芯片的系统中，优先考虑的减少工输入输出的功耗。通常芯片之间的接口单元占了大部分的功耗，造成这种现象的原因是片间接口的电容大小在pF数量级上，而片上的电容仅仅是在fF数量级上。对于传统的封装技术，Bakogl认为每个被封装管脚的电容大约是13一14pF。由于动态功耗和电容之间成线性关系，所以芯片间的输入输出接口的电容功耗可以占到整个芯片组功耗的25%到50%之间。对于具有多个芯片的系统来说，减小输入输出电容对于降低系统的功耗具有积极的意义。多芯片封装（MCM）技术相对于印制电路版（PCB）技术可以大量地减少芯片之间通讯功耗。在MCM多芯片封装中，所有的芯片被封装在一个基板上面，此时，芯片间的输入输出接口电容可以达到片内输入输出接口电容的数量，从而降低了芯片间的功耗。采用MCM封装还可以减小片间连接线长度和电容大小，使延时减小，提高了电路性能，可以为降低电压低功耗做准备。此外，和其它封装方式相比较，MCM封装可以大大提高系统的集成度。在深亚微米工艺中，8”x10”MCM可以封装10亿个管子，不仅节省了面积，而且可以换取功耗，为功耗的设计提供灵活性。

2.2电路级低功耗优化技术：

动态逻辑在电路在具体实现的过程中，CMOS工艺提供了很多种的逻辑结构，比如全互补型静态CMOS逻辑结构、伪NMOS逻辑结构、动态CMOS逻辑结构、时钟CMOS逻辑结构、多米诺逻辑结构等。

3系统级低功耗设计

降低功耗在设计流程中进行的越早越好，这样可以有效地降低功耗预算，避免重新设计带来的成本浪费。动态电源管理就是系统级的一种降低功耗技术动态电源管理是这样实现的：整个系统的动作状态时刻被监控，如果系统中某些模块空闲或做无效计算时，即自动关闭，进入低功耗（休眠）状态。典型的实现方式有门控时钟技术，它通过控制通向各模块时钟是否有效来实现工作状态转换，降低不必要的功耗。这种控制对需长时间休眠模块节省功耗十分有效。降低功耗的方法可以从很多方面入手，比如改进工艺技术（如intel的highK技术），或者改进电路设计技术。这里，我们主要从改进电路设计入手，改进的方法主要有以下两种。

3.1采用多阈值电压技术。

（1）多阈值CMOS（MTCMOS）。CMOS电路如果阈值低，那么漏电流就会较大，此时可以采用高阈值CMOS管来控制低阈值CMOS电路的漏电流。在动态工作模式下，控制信号被置于低电平，高阈值受控晶体管导通。在静态下，控制信号被置于高电平，高阈值受控晶体管关断，产生小的漏电流。

（2）可变阈值CMOS（VTCMOS）。就是通过改变衬底偏置电压来控制体效应，从而改变阈值电压。在电路休眠时，在衬底加一负偏置电压来升高阈值电压，从而切断漏电流。而在电路活动时，如果在衬底加上一个较低的正偏置电压，还可以提高电路速度。

（3）动态阈值CMOS（DTCMOS）。这是一种在理想工作频率下通过调整动态工作模式的漏电流来达到降低功耗目的的技术。调整对应系统工作负荷的背栅偏置电压，工作频率可动态地调整。当工作负荷降低，阈值电压就上升，消耗的功率就会变小。

3.2采用晶体管堆栈技术

（1）输入向量激活法。用时钟门控信号用来做休眠模式的控制信号。当电路进入待机状态时，电路会产生预先设定的输入向量，使得尽可能多的晶体管处于堆栈状态。这个办法的缺点是，当电路需要再次激活时就要恢复数据，因此需要存储电路来存储原来的状态，这要增加芯片面积。而且如果电路待机时间不够长，可能导致状态切换的功耗比不使用该技术的还要大。

（2）堆栈晶体管插入技术。其实是MTCMOS和堆栈效应的混合技术。根据输入向量激活法，预先设置输入向量，使得电路大部分区域的晶体管处于堆栈状态，然后其他处于高漏电流状态的电路，采用多阈值CMOS技术，插入一个高阈值的CMOS。这种技术既拥有两方的优势，但同时两方的缺点也并存。

（3）强制堆栈技术。就是把一个晶体管强制转换成两个具有相同输入负载的堆栈晶体管。这样，当电路需要关闭时，就有两个晶体管关闭，相比一个晶体管的情况，漏电流要减小很多。这种技术很简单，设计上也节省时间。但是同样的，仍然需要预先确定输入向量。而且引入的强制堆栈的晶体管也有负载需求，这样会降低门电路的驱动电流。

4总结

综上所述，在集成电路的发展进程中，超低功耗集成电路的实现是一项综合工程，需要在材料、电路构造及系统的功耗之间进行选择，但往往在性能和耗能之间做出折中选择，这就导致了集成电路的利用不能达到最大。随着高新技术和材料的应用，有效地控制住了无用电流做功的损耗，但该项技术尚不成熟，并没有得到广泛应用。因此在超低功耗集成电路的技术研究过程中还有很长的路要走。

参考文献：

[1]闵昊.中国集成电路的现状和发展趋势初析[J].电子技术，2011，12（01）：5-6.

[2]王永刚.集成电路的发展趋势和关键技术[J].电子元器件应用，2009，1（01）：70-72.

[3]张巍，徐武明.国内集成电路产业特点、问题、趋势及建议[N].江承德民族师专学报，2011，5（02）：9-10.