首页
期刊导航
期刊检索
论文检索
新闻中心
期刊
期刊
论文
首页
>
《中国集成电路》
>
2006年9期
>
总线时钟结构
总线时钟结构
(整期优先)网络出版时间:2006-09-19
作者:
电子电信
>微电子学与固体电子学
分享
打印
同系列资源
资料简介
大部分并行总线和高速串行总线的区别主要在于发送端和接收端不同的同步方式。由于其很高的复杂性,总线时钟结构成为芯片架构的最主要部分(表1)。
/
1
大部分并行总线和高速串行总线的区别主要在于发送端和接收端不同的同步方式。由于其很高的复杂性,总线时钟结构成为芯片架构的最主要部分(表1)。
同系列内容
《中国集成电路》2006年9期 - 系统级封装(SiP)集成技术的发展与挑战
2006-09-19
1197
《中国集成电路》2006年9期 - 时序计算和Cadence仿真结果的运用
2006-09-19
4572
《中国集成电路》2006年9期 - 总线时钟结构
2006-09-19
109
查看全部
来源期刊
中国集成电路
2006年9期
相关推荐
时钟
时钟
真假时钟
对时钟
时钟(节选)
同分类资源
更多
[微电子学与固体电子学]
CS Show 2016:创新为翼 逆风飞扬
[微电子学与固体电子学]
张彩瑞书
[微电子学与固体电子学]
Innostream选择TTPCom的EDGE技术
[微电子学与固体电子学]
Vishay SiliconiX扩展ThunderFET的电压范围
[微电子学与固体电子学]
高层电路板的关键生产工序控制
相关关键词
高速串行总线
时钟结构
同步方式
并行总线
接收端
发送端
总线时钟结构
/
1
重新阅读
+在线打印
返回顶部