基站功放保护措施研究

基站功放保护措施研究

强文 宋微微 杜亮 杨琴

中兴通讯股份有限公司 陕西省西安市 710061

【摘要】

功放烧毁对于基站来说是非常严重的问题，造成功放烧毁的原因以及保护的方法多种多样，本文根据项目中实际出现的问题以及修改经验。说明可能会引起功放烧毁的原因和相应的保护措施，通过在项目中的实际应用证明这些方法可行、有效，能够为功放保护设计提供参考。

【关键词】

功放保护、数据保护

1 背景

项目在研发过程中出现过功放保护现象，如不及时进行修正或保护，功放烧毁可能会变很频繁，这对产品质量来说是非常可怕的，造成功放烧毁的原因很多，定量地指出什么样的信号会烧毁功放并不容易，但总体讲都是由异常情况所引发出的不期望信号或状态造成，项目中功放保护主要由BSP和FPGA共同完成，BSP负责从软件层面对版本启动、运行、更换等过程进行保护，FPGA则是从数据层面对光口、时钟、数据链路出现的异常状态进行保护。

2 解决思路

功放保护主要是对版本运行中出现的异常或不稳定状态进行保护，这些状态可能是由版本运行流程引起的，也可能是由基带、光口、逻辑链路等发生异常引起。首先就是要确定什么情况需要保护，本文从BSP和FPGA两个控制方面来进行分析。

对于BSP来说，需要对流程中出现的不稳定或者不可预期的状态进行保护，并监控版本运行过程中的各种状态，当发现严重异常情况时对功放进行保护，包括：

版本激活过程：该操作会引起基站重新下载版本，期间可能会产生不可预期状态；

小区删建过程：该操作会引起基站重新配置帧结构、频点、带宽等信息，期间可能会产生不可预期状态；

内部源加载过程：该操作会从正常模式直接俄切换到内部源模式，切换期间在数据链路中可能会出现不稳定状态；

复位过程：该操作会引起基站内部链路复位，时钟重新配置，此时软件状态不可预期；

掉电过程：该操作会引起基站掉电，在掉电一瞬间状态不可预期；

基带长时间过功率告警：FPGA对基带信号进行长时平均功率计算，BSP按周期读取数据监测，当发现基带信号大于门限时，需关闭功放，该操作主要是在基带发送信号长时间内异常时进行保护，对于短时内的功率异常没有作用，也不具备实时性；

功放过温、驻波比告警：BSP对该信号进行周期检测，当发生告警时会关闭功放进行保护。

对于FGPA来说，逻辑在正常运行下应该有异常信号产生，所以功放保护也就要对各种异常情况进行识别并采取关断功放或关闭数据等手段，保证异常数据不会流入功放，包括：

光口异常告警：目前项目外置ｓｅｒｄｅｓ器件，与光口相关的告警包括光模块ｌｏｓ、光模块在位指示、外置ｓｅｒｄｅｓ工作异常等；

时钟异常告警：包括单板时钟芯片异常、光口恢复时钟异常和FPGA内部系统时钟异常；

FPGA时钟域转换地址冲突告警：一般是光口随路时钟和系统时钟非同源时钟域之间的转换；

DV信号周期异常告警：从基带到射频口，数据需要经过内插和抽取操作，也就是数据在一部分时间内都是多时钟周期宽度的，这里就需要DV信号指示数据的开始位置，如果该信号错误，逻辑中的数据读取、复用等操作就会出错，输出的数据必然不正确，所以需要对DV信号的正确性进行检测；

基带短时过功率告警：该功率对基带过来的数据进行短时功率平均计算，目前是每３０个数据计算一次，有FPGA对结果进行实时监测，一旦超过门限则启动功放保护策略，对于基带功率波动较大的信号，该门限不好制定，一般是在能够出现最大值基础上再加稍许余量，也就是只要超过门限则表明基带信号出现非正常数据；

预失真后的单点和高通滤波过功率告警：因为基站设计中为了提高功放效率都有DPD功能，此处告警主要防止DPD练表出错产生单点大功率峰值和宽谱信号。

对于TDD这种时分信号，功放和低噪放的打开和关闭之间本身就需要一定的保护时间，也就是说功放和低噪放不能同时打开，或在未加保护的情况下在常发、常收和TDD模式之间随意切换，这是设计中最基本的，也是必须要保证的。

3 实践情况

本节以项目中实际采用的功放保护措施为例，通过BSP主导和FPGA主导两部分说明功放保护在设计中是如何具体实现的。

BSP控制流程中的功放保护，如版本激活、小区删建和复位等操作，期间都不会产生不可控的状态，就需要BSP提前关闭功放后再启动流程，小区删建的流程如图所示：

BSP还需要对基站的各种状态进行监测，当发现基带过功率、驻波比告警等严重异常状态师关闭功放，以基带过功率为例说明如何进行功放保护，如图所示：

FPGA主要从数据链路上保护功放，分为关断数据和关闭功放两种方式，如图3所示：

项目设计中大部分告警都会同时关闭数据和功放，这样考虑主要是基于：

1. 虽然FPGA直接控制功放的开关信号，但是关断功放有一定的延迟，从实测看这个延迟再us级，在此期间异常的数据科恩那个已经从FPGA送出进入功放内，所以在FGPA的输出口加入数据保护模块，只要告警产生立刻关断数据，由于FPGA链路本身存在延迟，在末端进行保护可以保证异常信号不会放出，需要注意的是保护的时间长度至少要大于链路时延+一个符号的保护周期；

2. 考虑到数据中断一段时间和功放关闭对用户造成的体验效果差异不大，所以项目设计中采用了比较严格的保护机制，即大部分告警都会同时关闭功放和数据；

项目设计采用FPGA关闭功放，BSP开启的流程，也就是说FPGA在告警后不会主动开启功放，而是由BSP完成一系列保护流程后根据情况开启功放。

会同时关闭数据和功放的信号：光口部分异常告警、时钟失锁告警和逻辑异常、基带短时过功率，需要说明的是像时钟失锁这类情况，FPGA本身的逻辑正确性已经不能保证，后面的数据保护点不一定能正常工作，所以必须关闭功放，还有DV周期异常和时钟域转换连续读写地址冲突，表明FPGA内部逻辑已经出错，数据不可预期，保险起见直接关闭功放，等待BSP及进行功放保护流程。

只关闭数据的信号：DPD后单点峰值过功率和高通滤波器信号过功率，这个主要是为了保证单点大峰值信号和大宽谱信号能够被及时保护，因为检测功能就在DPD后的异常数据保护模块内，所以不需要很长的保护时间，只要能够实时保护就行。

FPGA触发的功放保护流程如图所示：

FPGA关闭功放后，BSP需要进行一系列的检测和配置后才会判断是否需要打开功放，这里有重新配置DAC的步骤，主要是DAC内部采用的FIFO结构，防止随路时钟错乱后导致DAC内时延发生变化，需要对DAC器件进行一次时钟同步操作。

４　效果评价

通过在项目中的测试和实际使用来看，该方案可以有效的对功放进行保护。