高速SERDES接口芯片的应用浅析

高速SERDES接口芯片的应用浅析

蒋晶晶

南京中兴软件有限责任公司

摘要：本文主要分析高速SERDES接口芯片仿真验证和实际应用，其次阐述了TLK2711工作原理和工作属性，通过相关分析希望进一步提高高速SERDES接口芯片的应用效果，满足星上数传系统更高的速率要求，解决之前存在的技术难题，仅供参考。

关键词：高速SERDES接口；芯片；应用

1、TLK2711工作原理

TLK2711属于一种千兆高速收发器件，物理层接口器件的典型代表，可对高速串行数据完成接受工作，后将其转换使其成为需要的低速并行数据。最后将低速并行数据发送出去，使其成为高速串行数据，无论是发送端还是接受端，都可对单工通信单独使用，也可对双工通信同时应用，在超高速双向传输系统（点对点）中可以有效应用。对于工作原理，如图一所示。TKLSB属于一种发送控制信号，为K码发生器提供服务，TKMSB也是如此。TKLSB在发送数据中表示低8bit，数据或者K码，TKMSB表示的是高8bit，他们的使用一般都会结合起来，TXCLK为参考输入时钟，为发送端外部提供服务，发送过程中，TXCLK当中的上升沿，会将想用的TXD[15:0]提供出来，后借助差分高速通道完成编码的效果，编码为8B/10B，进行串行，便可根据顺序有效输出[1]。这一过程中，时钟综合器会对时钟（TXCLK）10具有的倍频进行参考，当有Bit时钟产生后，可在串行器中使用，起作用于并行转串行移位寄存器，应用该时钟，Bit会沿着上升/下降沿，对数据进行发送，因此速率（串行数据）是时钟的二十倍。相同的原理，RKLSB和RKMSB也属于指示信号，可为K码提供服务，低8bit和高8bit（数据或者K码）通过两者接收后，RXTLK变成时钟信号，负责接收以及恢复，串行数据只要经过编码后，便可被接收，内插器和时钟恢复电路会对数据流进行锁定，进而把比特率时钟提取出来。重新计时数据流便可应用恢复的时钟，之后对齐好需要使用的串行数据，安排在2个10位码字边界的地方，实施8B/10B编码。最后，对于数据的输出，提取时钟RXCLK会与16位并行总线保持同步，利用其便可完成输出，原则为先进行低位后实施高位。

图一：多通道高速串行数据路由系统框图

2、TLK2711属性分析

主要属性包括：（1）可对串行数据率（1.6Gbps~2.7Gbps）起到理想的支持效果，并对大于2.16Gbps的信号带宽提供出来；（2）封装工作需应用68芯陶瓷，也对热插拔保护给予了支持；（3）供电为2.5v，有低处理能耗的优势，不会超过500mW；（4）针对8B/10B编解码和Comma Alignment（逗号对齐）给予了支持；（5）串行输出可以对预加重进行编程设置，进而补偿高频分量；（6）接收差分可实现200mV的输入门限最低数值；（7）低速参考时钟输入后，片内PLL可对始终合成服务提供出来；（8）有-40°～85°工业级温度，以及-55°～125°的军用级温度范围[2]。

3、仿真验证

3.1　闭环仿真

对其实施电路仿真时（收发电路），需要先把收发一体链路模型构建出来，之后配置100Ω的匹配电路在发送/接收端，便可有收发回路形成。

3.2未闭环仿真

仿真TLK2711收发电路时，要对无后端负载仿真电路加以构建。如图二所示。

图二：开路测试

3.3仿真说明

（1）对于差分来说，实际的输入/输出差分信号差值是两个单端信号产生的，由P端、N

端组成摆幅，并参考芯片地，利用芯片地完成回流。

（2）高速差分当中的单端信号，一共两个，都会借助芯片的地管脚完成回流，并行时钟（100MHz），也可利用回流完成。

（3）差分端因为没有匹配信号，所以无噪声发出，这时反射噪声产生的噪声，在输出端口回来后，输出端口便属于低阻抗，有回路于地之间，便会有相应的噪声波形在芯片地上产生，并对地电平非理想的0进行参考，同时有抖动。

（4）时钟（100MHz）的回流会利用芯片地完成，参考芯片地后，芯片地电平非0，同时有抖动，这时对有抖动进行参考，进而时钟发送时会有抖动产生。

3.4结论

其一，输入/输出匹配链路得到有效建立后，会有闭环链路产生，没有反射噪声发生，所以不会对波形平滑性产生影响，也没有相应的抖动；其二，只对输出端接收时，输出数据过程中，噪声反射会非常发，进而有抖动对信号质量造成不良影响，也会对属入信号产生较大影响。

4、实际应用分析

4.1发送数据以及接收数据

TLK2711只是作为接收端被应用时，TTL数据输出端便成为CMOS芯片的输入端，对信号有着极强的捕捉能力，但是周围的信号会对其造成很大的影响，严重时，能够将场效应管击穿，因此一定不可悬空，并保障固定输入。固定上下拉电阻中便可设置好固定输入，当然FPGA也可以进行设置。P端和N端（输出单端差分）悬空状态时，不能与外部接插件有任何的连接行为，并且可把外界由于匹配不当导致的反射噪声问题解决。如果TLK2711只是作为发送端被应用时，TTL数据输出端便成为CMOS芯片的输出端，可被当成三态信号实现悬空，但要把输入差分端断开，并且LCKREFN的设置为0，数据、时钟以及控制信号的设置，均为高阻状态，TLK2711设计模式变成仅可以发送，以实现输入端信号干扰问题的削弱，也使功耗有所下降。

 TLK2711被当成收发一体进行应用时，要对传输链路具备的匹配阻抗深刻考虑，无论是发送还是接收端，都要对匹配阻抗回路有所满足，尤其是两者并非处于相同接插件时，需要连接好电缆，才能使链路匹配阻抗实现。如果没有连接好输出电缆，会有反射噪声，进而对输出端对地参考发出的电平抖动造成影响，这也就对接收端时钟造成不良影响。

4.2时钟选择与设计

在TLK2711的发送端当中，TXCLK的作用为芯片数据恢复时钟，有非常关键的参考。经传输后，便属于GHz级别，所以有着十分严苛的精度以及稳定性要求。挑选晶振过程中，需慎重考虑能否对晶振抖动和精度要求给予满足。其中频率需要大于1010ppm准确度而抖动需要高于40ps。当前，对于发送时钟的设计，有两种不同的形式。其一，利用FPGA完成输出发送时钟设计以及发送数据设计；其二，利用晶振对时钟到芯片发送端直接输出。第1种提出的晶振要求十分严苛，与数据的对齐非常容易实现，且有理想的一致性。第2种对于时钟的输出十分稳定并且精准，FPGA寄存器以及布线等并不会对其产生任何影响，但要调整输出过程中的钟码关系，可先考虑第2种方案。

5、结语：

总之，站在国际社会军事、政治、经济的发展层面分析，针对对地观测提出了极高的要求，在不断增加卫星有效载荷种类的前提下，也在逐步提升星载遥感数据量以及数据宽带，所以一定更要有速率更高、容量更大的自适应传输系统，进而对实时处理以及传输遥感数据的目标完成。但是之前的使用的LVDS接口，无法对更高的要求给予满足。因此，为满足星上数传系统更高的速率要求，研发了SERDES接口芯片，与TI公司TLK2711能够完美兼容，有1.6～2.5Gbps的数据传输速率范围，深入剖析高速SERDES接口芯片的应用有极大意义，也为之后设计卫星TLK2711高速串行接口提供更多的帮助。

参考文献：

[1]焦艳清,刘小荣.高速SERDES接口芯片的应用[J].集成电路应用,2022,39(02):20-22.DOI:10.19339/j.issn.1674-2583.2022.02.007.

[2]蒋志胜,吴振广,周浩,潘乐乐,宋志勇.高速SERDES接口芯片TLK2711宇航应用研究[J].电子元器件与信息技术,2021,5(03):1-3.DOI:10.19772/j.cnki.2096-4455.2021.3.001.