基于FPGA的数字钟设计

基于FPGA的数字钟设计

  ,  ,周晓波  ,朱天才

西京学院   710100

摘要:现实生活中经常会出现需要用时间测定参数数值的情况，服务日常生活和生产。基于FPGA设计数字电路产品已经成为当前的重要设计方法。本文设计选用了Quartus软件环境，运用描述逻辑Verilog HDL，由上至下的模式，基于FPGA完成了数字时钟的设计方案。本次设计成果采用按键对闹钟的起止点进行控制，能够显示时，分，秒等并且能够实现整点报时。其中的FPGA技术就是本次试验的亮点之一，其设计易于学习，各个模块分工清晰，在模拟软件上很容易运行，还能够适配于许多种环境，因此总体的系统性能指标还是相当有保证的。

关键词:数字钟；FPGA；Verilog HDL；Quartus

1.1  课题研究背景

在现代社会，数据集成电路已广泛运用于日常日常生活的各行各业。数据集成电路也在不停拆换。从起初的整流管、电子管、大中小型集成电路发展趋势为具备特大型集成电路和独特作用的各类专用型集成电路。可是，因为微电子技术科技进步的迅猛发展，集成电路设计方案和生产制造工作中再也不会由半导体生产商独立担负。系统软件室内设计师更喜欢立即设计方案专用型集成电路(ASIC)处理芯片，并马上资金投入具体运用，因而发生了当场可编程逻辑机器设备(FPLD)，在其中应用最普遍的是当场可编门阵列(FPGA)。

数字钟是一种选用数字电路设计技术性完成时、分、秒计时的装置，在完成数据与此同时表明时、分、秒的准确时间和精确校正时，体积小、重量轻、抗干扰能力强、对自然环境需要高、高精密、易于开发设计等与在办公系统系统软件等众多行业运用非常普遍的传统式表壳式机械手表对比，数字表更精确、形象化，因为沒有机械设备装置，使用期限长。

1.2  国内外研究现状

近些年来已经有许多技术人员针对电子器件以及时钟等技术进行了研究，但真正意义上的数字钟表起源于50年代或60年代。 伴随着在我国数字钟表电源电路销售市场的迅速发展趋势，尤其是十二五阶段经济发展方法这一领土主权主旋律早已明确，与之有关的关键生产制造技术运用和产品研发将变成领域公司关心的焦点。 技术的好坏直接影响公司的市场竞争力。 世界各国数字时钟电路生产制造关键技术的产品研发趋势、技术机器设备、技术运用相对性于公司产品的技术规格型号，市场竞争力十分关键

1

Altera是提供可编程器件的所有供应商中最具影响力的企业之一。企业提供了堪称完美的Quartus产品，本产品不但能够为与使用者设计编程提供了良好的环境，本身也能够满足不同环境需求。Quartus 也具备模拟仿真作用。

2.3.2 高效编辑器 GVIM

GVIM是一个类似记事本的代码编辑工具，但与记事本相比，它具有更高的输入效率，可以更好地提高工作效率。GVIM有大量代码补全、编译、错误跳转和其他便于编程的功能，其在IC开发领域得到了广泛应用，也为学习 FPGA工程提供了助力

总结与展望

总之到这里大部分的工作已经结束，整篇内容介绍了本毕业设计的系统的工作原理，和仿真介绍。本技术设计和功能实现的基础是EDA，所以有必要运用软件程序 Quartus进行仿真和运用实物开发板对其功能进行模拟。

本次毕业设计研究以及论文运用了仿真结果以及过去两年内学习到的实验操作和专业知识。设计研究和论文写作的过程中，我把所有过去所学的内容进行了一次复习。 本次设计运用了多个软件比如office以及 Quartus等，本次实验过程中大量使用这些软件，增进了我对这些软件的认识。整个过程从对这个技术一点都不懂，到开始查阅大量资料，学习相关的课程，再到对其熟练的掌握虽然耗费了不少时间，但是我觉得是非常值得的。

数字时钟是电子产业设备仪器中最常用的部分，随着时代的进步和科技的发展，复刻时钟的设计技术不断改良优化，功能更多，数值也更加精准，可以说已经实现了飞跃式发展。数字时钟的优势早已得到了人们的广泛认可，这一点从现实应用中就不难看出，数字时钟可以说风靡全球。数字时钟也是颇具强力的重要课程，如果能够掌握数字时钟设计技术，可以说就已经掌握了当前全球最前沿先进的技术，未来中国的发展将势不可挡。

1

参考文献

[1]李俊一，牛萍娟.基于Verilog HDL设计的多功能数字钟[J].微计算机信息，2006(11):79-81+51.

[2]纪欣然，丁一，梁致源.基于FPGA的多功能数字钟设计[J].电子设计工程，2012，20(16):177-179.

[3]张松，李筠.FPGA的模块化设计方法[J].电子测量与仪器学报，2014，28(05):560-565.

[4]张玉梅，周腾蛟，曲延华，秦宏.QuartusⅡ仿真软件在数字电子技术教学中的应用[J].沈阳师范大学学报(自然科学版)，2014，v.32;No.103(01):84-87.

[5]王长宏，陈朝阳，邹雪城，应建华.Verilog HDL

设计实例及其仿真与综合[J].电子工程师，2001(12):19-22.

[6]张松，李筠.FPGA的模块化设计方法[J].电子测量与仪器学报，2014，v.28; No.161(05):560-565.DOI:10.13382/j.jemi.2014.05.015.

[7]陈莹，郭鹏飞.基于FPGA数字钟的设计[J].科技创新导报，2017，v.14;No.401(05):74+76.DOI:10.16660/j.cnki.1674-098X.2017.05.074.

[8]高忠坚，魏茂金，张锐戈，饶连周.Verilog HDL数字钟电路的设计研究[J].萍乡学院学报，2016，v.33;No.166(03):27-31.

[9]祁晓磊，蔡学良，孙德玮.用Verilog HDL进行FPGA设计的原则与方法[J].电子测试，2008，No.162(03):67-71.

[10]张稳稳.Verilog HDL语言中always敏感信号对比分析[J].现代电子，2015，v.3      8;No.446(15):32-34+38.DOI:10.16652/j.issn.1004-373x.2015.15.016.

1

致谢

本论文完成之际，我希望借此机会向我的指导老师刘德方老师表示感谢。刘德老师非常热心，而且用心负责。在我撰写本文的过程中，老师认真指导，给予了我大量修改意见。从导师这里我不仅学到了许多知识，更加耳濡目染培养了一丝不苟认真严谨的作风。未来我也会谨记导师的教诲。在此，特向导师致以由衷的感谢和崇高的敬意。

此外，非常感谢我的辅导员和诸位代课老师。过去两年时间的求学生涯历程中，各位教师给与了我不少的指导与极大的支持，在他们那里我懂得了许多为人处事的道理，并让我获益终身。

感恩父母与同学。 她们的在意和协助一直就是我勤奋前行的最大的驱动力，在无论怎样，她们给了我非常大的鼓励和协助，我就特别感谢她们。

1