非易失性存储芯片（NAND）测试的研究进展

非易失性存储芯片（NAND）测试的研究进展

黄辉

深圳市芯片测试技术有限公司 广东 深圳 518110

摘要：本文通过对非易失性存储芯片测试的国内外研究成果进行学习归纳，探索当前国内外学者关于非易失性存储芯片测试的前沿技术和成果，从而为优化该芯片数据存纳、读取技术的优化升级提供理论支持。研究认为：当前非易失性存储芯片将取代传统芯片得到广泛应用，而关于非易失性存储芯片的测试研究还相对薄弱，希望本文能为该领域研究成果进行积极补充。

关键词：非易失性；存储芯片；测试

一、前言

随着大数据、云计算和人工智能技术的快速发展，数据呈现爆发式增长态势。对于数据的保存和传输管理成为人们工作和生活的重要组成部分。面对海量的数据管理需求，传统的存储芯片存纳信息的容量已经接近物理存储密度极限。而非易失性存储芯片由于具有不易丢失、字节寻址、读写速度快、耗能低等先进特性，逐渐取代传统的存储芯片，从而被广泛应用于工作生活中。而针对非易失性存储芯片的测试，则是检验非易失性存储芯片性能稳定性、错误来源以及磨损程度的主要手段。本文对国内外学者关于非易失性存储芯片测试的相关理论研究进行归纳和总结，以便掌握当前学术界对非易失性存储芯片测试的前沿思想和先进技术，从而为改进和优化非易失性存储芯片测试技术提供理论依据。

二、非易失性存储芯片的概念界定

非易失性，顾名思义既是对存储芯片数据存储不易丢失特性的说明，也是针对传统存储芯片数据安全保护不足进行的对比。非易失性存储芯片的出现，使得芯片提升存储密度和提升数据安全性。当前国内外学者对非易失性存储芯片的性能进行了一系列研究。

吴丽芳（2016）对于非易失性存储芯片的发展进行了介绍，研究重点概述了非易失性存储芯片的发展和应用也对其性能特点进行重点介绍。杜亚娟， 金凯伦等（2022）认为非易失性存储芯片相对于SSD的4KB块为读写单位，其以字节寻址提高了芯片的读写性能。在写入性能的测试方面，非易失性存储芯片实现了最大化写入速度，在读取大数据，如10GB数据信息的速度能实现高达7655MB/s，比传统芯片提高了将近10倍。

三、非易失性存储芯片测试的相关研究

随着存储芯片被广泛引用大到工作和公共事务管理过程中，对存储芯片的有效测试不仅有利于对芯片数据的安全性进行保驾护航，同时也有利于促进芯片存储技术的优化升级。当前，非易失性存储芯片的测试方法还是沿用了传统的scan、BIST、IO（input/output输入/输出）、隧穿磁阻技术等等。其中对于非易失性存储芯片的测试多数是通过大型ATE测试机对芯片的IO管脚进行刺激实验，观察芯片IO管脚的返回值，从而与期望值进行比较，评价芯片的性能和稳定性。

当前，学术界除了对非易失性存储芯片性能研究之外，还有一部分学者开始对非易失性存储芯片的稳定性和可靠性进行测试。Chen等（2019）对非易失性存储芯片进行NVM细粒度的测试，结果发现：非易失性存储芯片可以有效通过压缩技术的优化实现成本降低。同时NVM的细粒度读写优势还可以有效减少截断纠错码、优化解压缩、压实数据访问位置等情况，从而实现对压缩与BCD解码的完整性检查，提高执行速度，且隐藏解压缩延迟情况。因此非易失性存储芯片不仅能有效提升数据读取速度，而且能减少解压缩的出错情况。Yao T等（2020）通过数据分布特性和数码动态监测技术对不同单元级数的压缩率数据进行比较分析。研究结果表明：拉高 WEN可以改写NVM不同数值的写入程序，通过拓展数据模式大小，加大单个压缩粒度，减少全0行的写入比特数，实现对压缩算法的优化。M Zhang（2021）对基于单向RDMA的非易失性存储芯片数据读取路径进行了测算研究。其认为非易失性存储可以利用单侧的RDMA实现对事物处理，通过绕过持久内存池中的远程CPU，减少数据往返的频次，从而消除额外的数据验证程序，加速数据的读取速度。因此，非易失性存储不仅提升了数据的写入和读取速度，而且扩大了数据的吞吐量。同时，Zhang实验结果表明，非易失性存储系芯片可以实现数据吞吐量提高2.3倍，并减少74%的数据延迟情况。

王展意（2021）则结合GPIO和UART的API函数，以及March算法对非易失性存储芯片的读写进行测试。实验过程中将写配置与芯片DQ管脚链接的GPIO设置成输出模式，并拉低CEN和WEN；读配置将 DQ 管脚设置为输入模式并拉高 WEN拉低 CEN进行测试，测试结果表明：非易失性存储芯片在读写速度上均优于传统芯片，且数据吞吐和容纳量都有很大的提升，因此非易失性存储芯片将在不久的将来全面替代传统芯片，实现对海量数据的存储和管理。荆坤坤等（2023）通过OCTANOR Flash高效测试系统包括控制装置、显示装置、译码器及若干个待测芯片，对具有512个存储单元的Mbit存储芯片进行测试，测试结果通过示波器获取的BUS波形显示：非易失性存储芯片在低电平时，芯片时序从SIO传输给芯片擦写操作，进而按照芯片的页、扇和块区划分进行擦写。通过与传统芯片进行比较，非易失性存储芯片数据擦写速度均远远高于传统芯片，且数据解密和安全性更加可靠。马雪、段宇博等（2023）采用隧穿磁阻技术对MRAM进行功能测试、性能测试、功耗测试、耐久力测试、寿命测试发现，MRAM作为下一代具有理想技术的新型非易失性存储芯片，在断电之后芯片存储列阵中的数据不会丢失，且同时具备了非易失性、高速数据读写和大容量等特点。

四、结语

综上研究可见，随着大数据、云计算等信息技术的蓬勃发展，对于数据信息的安全管理愈发重要，对存储芯片数据存纳技术的研究也愈发迫切。当前，国内外学者对于非易失性存储芯片的相关研究已经取得一定理论成果，但笔者以“非易失性存储芯片”“NAND”为关键词，在中国知网、万方、维普、Google Scholar、PubMe、Open Access Library等数据库网站进行检索发现，学者关于非易失性存储芯片的相关研究仍相对较少，学者对于非易失性存储芯片的相关研究更多地集中于存储芯片性能以及概念或特性方面的研究。从上述的研究综述归纳结果也可见，对于非易失性存储芯片的数据容量、数据安全、解压缩技术以及读写速度的系统研究还是相对欠缺。随着非易失性存储芯片的应用逐渐被推广，非易失性存储芯片的测试研究会得到更多重视，也希望本文对于我国该领域研究成果具有补充意义。

参考文献

[1]Zhang M， Hua Y， Zuo P， et al. Fast One-sided {RDMA-based} Distributed Transactions for Disaggregated Persistent Memory[C]//20th USENIX Conference on File and Storage Technologies （FAST 22）. 2022： 51-68.

[2]杜亚娟， 金凯伦， 王子烨， 等. 非易失性存储器件的性能、可靠性及应用 [J]. 集成技术， 2022， 11（3）： 42-55.

[3]Chen XB， Li Y， Hao JP， et al. Simultaneously reducing cost and improving performance of NVM-based block devices via transparent data compression [C] // Proceedings of the International Symposium on Memory Systems， 2019： 331-341.

[4]Yao T， Zhang YW， Wan JG， et al. MatrixKV： reducing write stalls and write amplification in LSM-tree based KV stores with matrix container in NVM [C] // Proceedings of the 2020 USENIX Annual Technical Conference， 2020： 17-31.

[5]Hu YC， Du YJ. Reducing tail latency of LSM-tree based key-value store via limited compaction [C] // Proceedings of the 36th Annual ACM Symposium on Applied Computing， 2021： 178-181.

[6]Ramalhete P， Correia A， Felber P. Efficient algorithms for persistent transactional memory [C] // Proceedings of the 26th ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming， 2021： 1-15.

[7]王展意.基于FPGA的存储芯片测试系统设计[J].中国集成电路，2021，30（05）：64-68+73.

[8]荆坤坤，汪丹丹，朱倩等.BCH码在物联网存储系统中的应用研究[J].现代信息科技，2023，7（02）：164-166.

[9]贺泽. 纳米存储器件和组合逻辑器件的单粒子效应研究[D].中国科学院大学（中国科学院近代物理研究所），2023.

[10]孔亚晨. 三维电荷俘获型NAND闪存存储器的可靠性研究与优化[D].山东大学，2023.

[11]刘伟华. 三维NAND闪存特性刻画与建模研究[D].华中科技大学，2022.

[12]惠嘉成. FLASH存储器测试系统设计与实现[D].电子科技大学，2022.

[13]周琮泉，秦瑞东，李鑫.基于非易失性存储器件的类脑计算研究进展[J].功能材料与器件学报，2021，27（06）：505-513.

[14]谢凯翔.精确测量非易失性存储器件NVM的超低电流波形[J].中国集成电路，2017，26（11）：73-77.

[15]吴丽芳.非易失性存储发展现状及展望[J].电脑知识与技术，2016，12（22）：229-231.

[16]马雪，段宇博，安书董.基于FPGA的非易失性存储器NvRAM时序分析方法[J].信息记录材料，2023，24（01）：223-225.

作者简介：黄辉，男，1982.6-，本科学历，企业家，研究方向：芯片项目