基于Altera公司的可编程门阵列（FPGA），设计了一种基于并行机制的高级数据链路控制（HDLC）协议控制系统。该系统采用模块组合的设计方法，使系统的复杂功能由各个模块组合实现，这种分块处理使得设计层次清晰且易于修改。该系统有效利用FPGA的内部硬件资源，实现了并行的多通道的HDLC协议报文的生成和解析。
指挥信息系统与技术
2011年2期
