简介：在并行FIR的快速迭代短卷积算法（ISCA）基础上，采用多级小尺寸并行FIR结构级联结构，实现了一种新型并行FIR滤波器。在增加一定量的加法器和延迟单元等弱运算强度单元的情况下，大大减少使用的乘法器数量。一个采用3级（2×3×6）级联结构的2并行36抽头FIR滤波器仅需18个乘法器，比单级ISCA算法实现的FIR结构节省了67％，更适合于专用并行FIR滤波器的VLSI实现。
客服QQ：30444492琼网文【2021】1550-113号
增值电信业务经营许可证：琼B2-20210322
出版物经营许可证：新出发龙华出字第(2021)009号
广播电视节目制作经营许可证：(琼)字第00779号
版权所有 ©2002-2024 期刊网 琼ICP备2021005105号
