简介:为了减少复杂设计中可能的亚稳态风险,不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理,却无法检查处理得是否合理,而静态Formal验证技术采用数学穷举的方法,利用断言对设计中的同步器进行快速验证,确保数据的可靠传输,有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查,并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。
简介:赛灵思公司(Xilinx)日前,在北京举办了新闻发布会,宣布推出Spartan-3A系列I/O优化现场可编程门阵列(FPGA)平台。这一平台是对低成本、大规模应用的新一代Spartan-3系列产品的扩展。Spartan-3A平台为相对于逻辑密度而言更注重I/O数量与功能的应用提供了一个成本更低的解决方案。Spartan-3AFPGA支持业界最广泛的I/O标准(26种),具备独特的电源管理、配置功能以及防克隆(anti—cloning)安全优势,可以为消贽和工业领域中的新型大规模应用,如显示屏接口、视频/调谐器板接口和视频交换,提供灵活的、成本更低的解决方案。
简介:随着安全算法的发展,其复杂性和算法操作数据位数也随之迅速增加。安全算法的硬件实现和加速器化已成为必然趋势。本文针对北京华虹集成电路设计有限公司的安全算法加速器IP核的验证项目,介绍了Synopsys公司VMM验证平台和AMBAVIP在其中的应用。主要阐述了选择VMM验证平台与AMBAVIP的依据;VMM环境中定向测试发生器(Generator)模块的编写、测试案例编写、安全算法的设计、仿真信息筛选方面的应用技巧。通过本验证平台,查出了加速器很多处设计错误。仿真平台验证结束后,在FPGA上对本加速器进行了大量椭圆曲线的测试。所有测试全部通过,证明了本验证平台的有效性。